Перевод названия: PHASE CALIBRATOR
Тип публикации: патент
Год издания: 1983
Аннотация: <ru-page-number num="0001" /> <ru-paragraph-column num="01" /> <ru-paragraph-line num="0014" x="244" y="1752" />КАЛИБРАТОР ФАЗЫ, содержащий<ru-paragraph-line num="0015" x="237" y="1809" />задающий генератор, два постоянных<ru-paragraph-line num="0016" x="236" y="1867" />запоминающих элемента, два фильтра нижних частот, первый и второй<ru-paragraph-line num="0018" x="236" y="1960" />цифро-аналоговые преобразователи<ru-paragraph-line num="0019" x="225" y="2018" />, выходы которых соединены соответственно<ru-paragraph-line num="0020" x="233" y="2069" />с входами первого и второго<ru-paragraph-line num="0021" x="233" y="2117" />фильтров нижних частот, выходы которых подключены соответственно к первому и второму выходам калибратора<ru-paragraph-line num="0024" x="232" y="2267" />фазы, отличающийся<ru-paragraph-line num="0025" x="232" y="2320" />тем, что, с целью повышения быстродействия<ru-paragraph-line num="0026" x="229" y="2363" />, в него введены четыре .сумматора, регистр, два многоразрядных<ru-paragraph-line num="0028" x="231" y="2467" />-элемента И, два элемента сравнения<ru-paragraph-line num="0029" x="229" y="2519" />кодов, два преобразователя кода адреса и два преобразователя кода данных, причем первые входы первого сумматора подключены к шине кода М калибратора фазы, вторые входы первого<ru-paragraph-line num="0034" x="229" y="2768" />сумматора соединены с выходами второго сумматора, а выходы первого сумматора подключены к входам регистра<ru-paragraph-line num="0037" x="225" y="2919" />и первым входам первого элемента сравнения кодов, вторые входы которого<ru-paragraph-line num="0039" x="227" y="3016" />соединены с шиной кода N калибратора<ru-paragraph-line num="0040" x="224" y="3066" />фазы, а выход первого элемента сравнения кодов подключен к управляющему<ru-paragraph-line num="0042" x="1258" y="1141" />входу первого многоразрядного элемента И, информационные входы которого<ru-paragraph-line num="0044" x="1260" y="1239" />подключены к шине дополнительного<ru-paragraph-line num="0045" x="1259" y="1284" />кода Ник информационным входам второго многоразрядного элемента<ru-paragraph-line num="0047" x="1258" y="1382" />И, а выходы первого многоразрядного<ru-paragraph-line num="0048" x="1257" y="1434" />элемента. И соединены с первыми<ru-paragraph-line num="0049" x="1258" y="1490" />входами второго сумматрра, вторые<ru-paragraph-line num="0050" x="1257" y="1543" />входы которого подключены ко вхо<ru-paragraph-line num="0051" x="1214" y="1581" />дам первого преобразователя кода ад-. реса, к первым входам третьего сумматора<ru-paragraph-line num="0053" x="1256" y="1687" />и к выходам региЪтра, вход записи которого подключен к выходу задающего генератора и к первым упi<ru-paragraph-line num="0056" x="2224" y="1823" />1равляющим входам первого и второго пр ёобразователей кода данных, вторые (Л входы третьего сумматора соединены с шиной кода Ntf калибратора фазы<ru-paragraph-line num="0061" x="1254" y="2038" />, а выходы третьего сумматора подключены к первым входам четвертого<ru-paragraph-line num="0063" x="1252" y="2138" />сумматора и второго элемента сравнения кодов, вторые входы которого<ru-paragraph-line num="0065" x="1250" y="2234" />соединены с шиной кода N калибратора<ru-paragraph-line num="0066" x="1247" y="2289" />{)азы, а выход второго элемента сравнения кодов подключен к управля4<ru-paragraph-line num="0069" x="2227" y="2353" />ющему входу второго многоразрядного 00 элемента И, выходы которогоподклюUib<ru-paragraph-line num="0073" x="2215" y="2462" />чены к вторым входам четвертого сум1чЭ<ru-paragraph-line num="0075" x="2226" y="2521" />матора, выходы которого соединены с 4 ,<ru-paragraph-line num="0074" x="1231" y="2589" />входами второго преобразователя кода<ru-paragraph-line num="0075" x="1244" y="2640" />адреса,-управляющие выходы первого<ru-paragraph-line num="0076" x="1247" y="2687" />и второго преобразователей кода адреса соединены с вторыми управляющими<ru-paragraph-line num="0078" x="1243" y="2788" />входами соответственно первого |И второго преобразователей кода данных, а выходы разрядов первого и второго преобразователей кода адреса подключены к адресным входам соответственно<ru-paragraph-line num="0083" x="1245" y="3033" />первого и второго постоянных запоминающих элементов, выходы разря-.<img src="/get_item_image.asp?id=40362760&img=00000001.TIF" class="img_big"><img src="/get_item_image.asp?id=40362760&img=00000002.TIF" class="img_big">