Перевод названия: DIGITAL PHASE-METER
Тип публикации: патент
Год издания: 1985
Аннотация: <ru-page-number num="0001" /> <ru-paragraph-column num="01" /> <ru-paragraph-line num="0013" x="322" y="1622" />ЦИФРОВОЙ ФАЗОМЕТР содержащий<ru-paragraph-line num="0014" x="314" y="1677" />в обоих каналах формирователи и блоки цифровой фильтрации ложных нулей, последовательно соединенные преобразователь фаза-интервалы времени<ru-paragraph-line num="0018" x="316" y="1878" />, блок квантования, счетчик кода<ru-paragraph-line num="0019" x="314" y="1926" />фазы, микропроцессорНЬ1Й вычислительный<ru-paragraph-line num="0020" x="316" y="1976" />блок и индикаторJ последовательно<ru-paragraph-line num="0021" x="317" y="2032" />соединенные генератор, элемент<ru-paragraph-line num="0022" x="317" y="2076" />И и счетчик кода периода; соединенный<ru-paragraph-line num="0023" x="316" y="2121" />выходами с микропроцессорным<ru-paragraph-line num="0024" x="319" y="2170" />вычислительным блоко®, а также блок управления и блок синхронизации<ru-paragraph-line num="0026" x="318" y="2278" />, выход которого соединен с вторым<ru-paragraph-line num="0027" x="317" y="2321" />входом элемента И, преобразователем<ru-paragraph-line num="0028" x="316" y="2371" />фаза-интервалы времени и блоком-<ru-paragraph-line num="0029" x="317" y="2426" />управления, выходы которого соединены<ru-paragraph-column num="02" /><ru-paragraph-line num="0030" x="1309" y="1039" />с микропроцессорным вычислительным<ru-paragraph-line num="0031" x="1309" y="1082" />блоком, входами обнуления счетчиков кода фазы и кода периода и первым входом блока синхронизации, второй вход которого соединен с одним<ru-paragraph-line num="0035" x="1307" y="1283" />из выходов счетчика кода периода<ru-paragraph-line num="0036" x="1306" y="1329" />, вторые входы блоков цифровой фильтрации ложных нулей соединены с генератором, отличающийс<ru-paragraph-line num="0039" x="1309" y="1486" />я тем, что, с целью повьппения точности<ru-paragraph-line num="0040" x="1312" y="1532" />измерения, в него введены элемент<ru-paragraph-line num="0041" x="1310" y="1578" />задержки и два D-триггера в каждом<ru-paragraph-line num="0042" x="1307" y="1627" />канале при этом С-входы всех D-триггеров соединены с генератором, а выходы - с преобразователем фазаинтервалы<ru-paragraph-line num="0045" x="1310" y="1777" />времени, D-входы вторых D-трнггеров обоих каналов соединены<ru-paragraph-line num="0047" x="1311" y="1875" />с выходами соответствующих блоков цифровой фильтрации ложных нулей, к первым входам которых подключены выходы соответствующих первых D-триггеров<ru-paragraph-line num="0051" x="1310" y="2075" />обоих канадов, соединенных D-входами с выходами соответствующих<ru-paragraph-line num="0053" x="1307" y="2170" />формирователей, выход второго сл D-триггера одного из каналов соедиD1<ru-paragraph-line num="0056" x="2256" y="2258" />нен с третьим входом блока синхро<ru-paragraph-line num="0058" x="2256" y="2312" />низации а выход элемента И через (У1 элемент задержки соединен с блоком квантования.<img src="/get_item_image.asp?id=40279212&img=00000001.TIF" class="img_big">