Перевод названия: INFORMATION INPUT DEVICE
Тип публикации: патент
Год издания: 1985
Аннотация: <ru-page-number num="0001" /> <ru-paragraph-column num="01" /> <ru-paragraph-line num="0018" x="291" y="1884" />УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ<ru-paragraph-line num="0019" x="283" y="1939" />, содержащее первый регистр, выходы группы которого соединены с входами первого цифроаналогового преобразователя, выход которого соединен<ru-paragraph-line num="0023" x="283" y="2143" />с первым входом первого компаратора<ru-paragraph-line num="0024" x="284" y="2192" />, выход которого соединен с первым входом первого регистра, первый<ru-paragraph-line num="0026" x="283" y="2283" />коммутатор, отличающееся<ru-paragraph-line num="0027" x="285" y="2338" />тем, что, с целью повышения быстродействия устройства, в него х введены второй, третий и четвертьй регистры, второй коммутатор, мультиплексор<ru-paragraph-line num="0031" x="280" y="2531" />, второй компаратор, первый и второй усилители, второй цифроаналоговый<ru-paragraph-line num="0033" x="278" y="2629" />преобразователь, счетчик, блок памяти, первый, второй, третий и четвертьй элементы И, элемент ИЛИ, триггер и таймер, входы группы которого<ru-paragraph-line num="0037" x="278" y="2825" />и входы первой группы блока памяти являются информационными<ru-paragraph-line num="0039" x="256" y="2922" />первой группы устройства, входы йервых групп первого и второго комму таторов являются информационными входами второй группы устройства, )входы вторых групп первого и второго<ru-paragraph-line num="0044" x="1286" y="1190" />коммутаторов соединены с соответствующими<ru-paragraph-line num="0045" x="1285" y="1240" />выходами первых групп второго<ru-paragraph-line num="0046" x="1284" y="1290" />и третьего регистров, а вькоды соединены с соответствуюпшми входами<ru-paragraph-line num="0048" x="1283" y="1376" />первых групп первого и второго усилителей, входы вторых групп которых<ru-paragraph-line num="0050" x="1281" y="1488" />соединены с соответствующими выходами вторых групп второго и третьего регистров, входы групп которых<ru-paragraph-line num="0053" x="1282" y="1637" />соединены с соответствующими выходами блока памяти, входы второй группы которого соединены с вькода- ми счетчика, первый вход которого и первые входы триггера и таймера О) являются первым управляющим входом устройства, второй вход счетчика соединен с выходом элемента ИЛИ, первый вход которого соединен с входом<ru-paragraph-line num="0063" x="1270" y="2073" />блока памяти и выходом первого элемента И, первый вход которого является вторым управляющим входом 4 устройства, а второй вход первого эле мента И и первый вход второго элех<ru-paragraph-line num="0070" x="2233" y="2295" />мента И являются третьим управляющим о входом устройства, второй вход второго<ru-paragraph-line num="0073" x="1267" y="2416" />элемента И является четвертым управляющим входом устройства, а выход<ru-paragraph-line num="0075" x="1269" y="2529" />соединен с вторым входом таймера<ru-paragraph-line num="0076" x="1269" y="2576" />, третий вход которого является пятым управляющим входом устройства, первый выход триггера соединен с первыми<ru-paragraph-line num="0079" x="1269" y="2723" />входами третьего элемента И и мультиплексора, входы первой и вто рой групп которого соединены с соответствующими<ru-paragraph-line num="0082" x="1271" y="2887" />выходами групп первого и четвертого регистров, выходы которых<ru-paragraph-line num="0084" x="1271" y="2986" />соединены соответственно с<img src="/get_item_image.asp?id=40247467&img=00000001.TIF" class="img_big"><img src="/get_item_image.asp?id=40247467&img=00000002.TIF" class="img_big">