Тип публикации: патент
Год издания: 2015
Аннотация: Программа предназначена для реализации синтеза описания схемы для сверхбольших интегральных схем (СБИС) с исходного описания на языке высокого уровня «Пифагор». Исходное описание схемы выполняется на функционально-параллельном языке, результат синтеза выдается на языках Verilog/VHDL. Программа реализует проверку исходного описания Показать полностьюна пригодность к синтезу, сборку исходного описания из множества функций, назначение типов данных в исходном описании и синтез выходного описания схемы на языках Verilog/VHDL. Программа может использоваться в составе пакета программ для высокоуровневого синтеза СБИС на основе функционально-параллельного подхода.