Перевод названия: FORMAL VERIFICATION IN VERY LARGE-SCALE INTEGRATIONDESIGNING
Тип публикации: статья из журнала
Год издания: 2014
Ключевые слова: verification, very large-scale integration (VLSI), functional programming, parallel computing, верификация, сверхбольшие интегральные схемы (СБИС), функциональное программирование, параллельные вычисления
Аннотация: Рассмотрены основные маршруты высокоуровневого синтеза вентильных описаний СБИС. Определены проблемы верификации проекта на функциональном уровне, присущие традиционным методам проектирования. Изложены основные положения разрабатываемой технологии архитектурно-независимого представления СБИС на основе функционально-потоковой парадиПоказать полностьюгмы параллельного программирования. Предложен подход к формальной верификации проекта при высокоуровневом синтезе. The main routes of the high-level synthesisof the VLSI gated descriptions are considered. The project verification problems on the functional level, inherent in traditional methods of design are defined. The basic provisions of the developed architecture-independent technology for VLSI representation on the basis of the functional-flow paradigm of parallel programming are presented. The approach to the project formal verification in the high level synthesis is offered.
Журнал: Вестник Красноярского государственного аграрного университета
Выпуск журнала: № 4
Номера страниц: 87-89
ISSN журнала: 18194036
Место издания: Красноярск
Издатель: Федеральное государственное бюджетное образовательное учреждение высшего образования "Красноярский государственный аграрный университет"