Анализ эффективности VHDL-описаний архитектур сумматоров : научное издание

Описание

Перевод названия: Analysis of the effectiveness of the VHDL descriptions of the architectures of adders

Тип публикации: статья из журнала

Год издания: 2017

Ключевые слова: сумматор, архитектура сумматора, элементарный вычислительный элемент, adder, the adder architecture, the basic computational element

Аннотация: Рассмотрено несколько основных архитектур сумматоров, каждая из которых имеет преимущество либо по скорости работы, либо по простоте реализации. Показано, что эффективность реализации каждой архитектуры в конечном итоге влияет на скорость работы устройства и требуемые аппаратные вычислительные ресурсы. There are several basic archiПоказать полностьюtectures of adders, each of which has the advantage either in speed or ease of implementation. The effectiveness of the implementation of each architecture ultimately affects the speed of the device and the required computational hardware resources. In this article we review the most common types of architectures of adders, and shows the effectiveness of each of them when implementing a 14-bit multipliers.

Ссылки на полный текст

Издание

Журнал: Наукоемкие технологии

Выпуск журнала: Т. 18, 12

Номера страниц: 66-68

ISSN журнала: 19998465

Место издания: Москва

Издатель: Закрытое акционерное общество Издательство Радиотехника

Авторы

Вхождение в базы данных